### 19日本国特許庁(JP)

① 特許出願公開

# @ 公 開 特 許 公 報 (A)

昭62-23170

@Int\_Cl\_4

識別記号

庁内整理番号

母公開 昭和62年(1987)1月31日

H 01 L 29/78 29/08 29/52

8422-5F

審査請求 未請求 発明の数 1 (全3頁)

の発明の名称

電力用凝型電界効果トランジスタの製造方法

②特 頭 昭60-163346

**愛出 願 昭60(1985)7月23日** 

個発明者 薄永

行 泰

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

⑪出 願 人 日本電気株式会社 ⑫代 理 人 弁理士 内 原 晋

明細書

発明の名称

電力用線型電界効果トランジスタの製造方法

#### 特許請求の範囲

する工程とを含むことを特徴とする電力用級型電 界効果トランジスタの製造方法。

#### 発明の詳細な説明

#### 〔産業上の利用分野〕

本発明は電力用機型電界効果トランジスタの製造方法に関し、特に二重拡散により半導体基板上のエピタキシャル領域にゲート領域とソース領域を自己接合的に形成し、ドレイン側のオーミックコンタクトを良好とし、高耐圧化及び低オン抵抗を図った電力用縦型電界効果トランジスタの製造方法に関する。

#### (従来の技術)

従来、高耐圧用MOSFETのオン抵抗はエピタキシャルの抵抗率とその厚さで支配されていた。これを改善するため、PNPN構造でトランジスタ動作領域での応用がオン時に電導率変調を起すことにより、オン抵抗を改善する方法が提案されている。

第2回は従来提案されている電力用線型電界効

果トランジスタの一例の断面図で1はP型半導体 悲板であり、2・a は基板上にエピタキシャル形成 されたN型効濃度不純物層、3 は低濃度エピタキ シャル層、4 はP型不純物層、5 はソース領域 6 は酸化膜、7 はゲート電極、8 はソース電極 ある。一方10はP型半導体基板の裏面に形成で れた祖面化されたドレイン面、11はドレイン電 低である。

(発明が解決しようとする問題点)

従来の方法では高耐圧化を図るため、エピタキシャル層を優めて厚く形成は変を高速にから、カリンとは、関連を変化させるなどでは、関連を変化させるなどに関連がある。また、カンに関連を変調により、カーシャンが関係により、は、単導体基板の環境は 8/1000~18/1000 での点で不完全である。

本発明は上述した従来の方法の欠点を除去し、

ドレイン側のオーミックコンタクトを良好とし、 高耐圧化及び低オン抵抗を図り、生産性が優れ低 コス化を実現できる電力用級型電界効果トランジ スタの製造方法を提供することを目的とする。

[問題点を解決するための手段]

形成する工程とを含んで構成される。

(実施例)

次に、本発明について図面を参照して説明する。 第1図は本発明の一実施例を説明するための電力 用級型電界効果トランジスタの縦断面図である。

第1図に示すように、P型半導体基板1のN型 エピタキシャル暦を形成する側に後に形成するエ ピタキシャル暦と同一導伝型であるN型高濃度不 純物暦2を熱拡散法又はイオン注入法により形成 し、次いで該N該高濃度不純物暦2の表面に低濃 度エピタキシャル層を形成する。

次に、P型半導体基板の他方の面に半導体基板 と同導電型の高速度階、すなわちP型高濃度不純 物階りを形成する。

次に通常の方法でエピタキシャル層に自己整合的にソース及びゲート領域を形成する。図において4はP型不純物層、5はソース領域であるN型不純物層、6は酸化膜、7はゲート電極、8はソース電極である。

次に、P型高濃度不純物層9の表面を阻面化し

租面化されたドレイン面10を形成し、次いでドレイン電極11を形成する。

しかるときは本実施例による電力用級型電界効 化トランジスタが完成する。

なお、本実能例ではエピタキシャル層を形成した後半導体基板と同導電型の高温度不純物層を設けたがエピタキシャル層形成前に設けても差支えない。

また、本実施例ではP型半導体基板を例に説明 したが、N型半導体基板を用いても同様に実施で きることは説明するまでもない。

〔発明の効果〕

以上説明したとおり、本発明の方法では、半導体基板自体に導伝型の異なる高速度不販物間を出せれるという。本意のでは、半導にあるというでは、大きなのでは、大きな物に、大きな物には、大きな物には、大きな物に、大きな物に、大きな物に、大きな物に、大きな物に、大きな物に、

また、ドレイン側は半導体基板濃度に特性上からの限界がありオーミック接続の点で不完全であったが、本発明では半導体基板と関ー導電型の高濃度不能物限を形成するため、オーミック性が良好となり、低オン抵抗が可能となる。


## 図面の簡単な説明

第1回は本発明の一実施例を説明するための電力用級型電界効果トランジスタの級断面図、第2 図は従来の電力用級型電界効果トランジスタの一 例の級断面図である。

1 … P型半導体基板、 2 … N型高濃度不純物層、 2 a … N型高濃度不純物層(エピタキシャル層)、 3 … 低濃度エピタキシャル層、 4 … P型不純物層、 5 … N型不純物層(ソース領域)、 6 … 酸化膜、 7 … ゲート電極、 8 … ソース電極、 8 … P型高濃度不純物層、 1 0 … 粗面化されたドレイン面、 1 1 … ドレイン。

代理人 弁理士 内 原





第1回

